H01L 29/786

# (19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

# 特開平11-330482

(43)公開日 平成11年(1999)11月30日

(51) Int.Cl.\*

體別配号

FΙ

H01L 29/78

617N

613A

## 審査請求 未請求 請求項の数6 OL (全 26 頁)

(21)出願番号

特願平10-137236

(71)出願人 000003078

株式会社東芝

神奈川県川崎市幸区場川町72番地

(22)出願日

平成10年(1998) 5月19日

(72)発明者 招 田 敏 典

神奈川県川崎市幸区小向東芝町 1 株式会

社東芝研究開発センター内

(72) 発明者 野 口 充 宏

神奈川県横浜市磯子区新杉田町8番地 株

式会社東芝横浜事業所内


(74)代理人 弁理士 佐藤 一雄 (外3名)

### (54) 【発明の名称】 半導体装置

#### (57)【要約】

【課題】 SOI層を用いた完全空乏化MISFETト ランジスタを形成してなる半導体装置において、MIF SETのチャネル不純物濃度に依存して、バックゲート 電圧を変化させることによって、不純物濃度が変動して も、SOI膜厚バラツキに対するしきい値感度をほぼ極 小に保ったままで、しきい値を規定する値にできるよう にする半導体装置を提供することを目的とする。

【解決手段】 SOI層の膜厚を、しきい値変動が小さ くなる膜厚に設定する。さらに、ダミー素子を用いてチ ャネル領域の不純物濃度を測定し、その測定値に基づい てバックゲート電圧を調節することにより所望のしきい 値を維持することができる。



#### 【特許請求の範囲】

【請求項1】バックゲートが形成されてなる支持基板 と、

前記支持基板上に設けられた絶縁膜と、

前記絶縁膜上に設けられた第1の半導体層と、

前記支持基板の前記バックゲートに対向して前記第1の 半導体層の一部をチャネル領域としたMISFETトラ ンジスタと、

前記第1の半導体層の不純物濃度またはキャリア濃度に 応じて変化する測定信号を出力するダミー素子と、

前記ダミー素子から出力される前記測定信号に応じて前 記バックゲートに電圧を印加する電圧印加手段と、

を備えたことを特徴とする半導体装置。

【請求項2】第1及び第2のバックゲートが形成されて なる支持基板と、

前記支持基板上に設けられた絶縁膜と、

前記絶縁膜上に設けられ第1の膜厚を有する第1の半導 体層と、

前記支持基板の前記第1のバックゲートに対向して前記 第1の半導体層の一部をチャネル領域とした第1のMI 20 SFETトランジスタと、

前記絶縁膜上に設けられ前記第1の膜厚とは異なる第2 の膜厚を有する第2の半導体層と、

前記支持基板の前記第2のバックゲートに対向して前記 第2の半導体層の一部をチャネル領域とした第2のMI SFETトランジスタと、

前記第1のバックゲートに、前記第2のバックゲートの 電圧とは独立に電圧を印加する電圧印加手段と、

を備えたことを特徴とする半導体装置。

【請求項3】バックゲートが形成されてなる支持基板 と

前記支持基板上に設けられた絶縁膜と、

前記絶縁膜上に設けられた第1の半導体層と、

前記支持基板の前記バックゲートに対向して前記第1の 半導体層の一部をチャネル領域としたMISFETトラ ンジスタと、

前記バックゲートに印加する電圧に対応する情報を記憶 する記憶素子と、

前記記憶素子に記憶された前記情報に基づいて前記パックゲートに電圧を印加する電圧印加手段と、

を備えたことを特徴とする半導体装置。

【請求項4】第1及び第2のバックゲートが形成されてなる支持基板と、

前記支持基板上に設けられた絶縁膜と、

前記絶縁膜上に設けられ第1の膜厚を有する第1の半導 体層と、

前記支持基板の前記第1のバックゲートに対向して前記 第1の半導体層の一部をチャネル領域とした第1のMI SFETトランジスタと、

前記第1のバックゲートに印加する電圧に対応する情報 50 があった。

を記憶する第1の記憶素子と、

前記絶縁膜上に設けられ前記第1の膜厚とは異なる第2 の膜厚を有する第2の半導体層と、

前記支持基板の前記第2のバックゲートに対向して前記 第2の半導体層の一部をチャネル領域とした第2のMI SFETトランジスタと、

前記第2のバックゲートの電圧とは独立に、前記第1の記憶素子に記憶された前記情報に基づいて前記第1のバックゲートに電圧を印加する電圧印加手段と、

10 を備えたことを特徴とする半導体装置。

【請求項5】前記記憶素子は、前記第1の半導体層の不純物濃度またはキャリア濃度に応じた情報を記憶することを特徴とする請求項3または4に記載の半導体装置。 【請求項6】前記MISFETトランジスタは、前記チャネル領域が完全に空乏化した完全空乏型トランジスタであることを特徴とする請求項1~5のいずれか1つに記載の半導体装置。

#### 【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体装置に関する。より具体的には、本発明は、支持基板上に絶縁膜を介して設けられた半導体層上に完全空乏化MISFET (Metal Insulator Semiconductor Field Effect Transistor)を形成してなる半導体装置に関する。

#### [0002]

【従来の技術】SOI (Silicon on Insulator) すなわち絶縁性の基板上に形成された半導体層を用いて形成されたFET型トランジスタは、ソース・ドレイン間の寄生容量を、バルク (bulk) の半導体基板上に形成したF30 ETより小さくすることができることから、低消費電力デバイスあるいは高速CPUなどの高速動作回路への応用が期待されている。特に、半導体層であるSOI膜の厚さをチャネル領域の空乏層の厚さ以下にすると、チャネル領域を完全に空乏化することができる。その結果として、空乏層より厚い半導体層を用いて形成されたSOIトランジスタで問題となるキンク特性や電流オーバーシュート効果などの好ましくない現象を、解消または抑制することができる。

【0003】このようにチャネル領域を全て空乏化する 40 ことができるトランジスタ(以下、これを「完全空乏化 トランジスタ」と呼ぶ)は、さらに、短チャネル効果の 抑制、パンチスルー耐性の向上、サブスレッショルド係 数の改善、チャネル移動度の増大などの多岐にわたる利 点が得られる。

#### [0004]

【発明が解決しようとする課題】しかし、完全空乏化トランジスタには、例えば、プロセス条件のバラツキによって、チャネル領域の半導体層の不純物濃度やSOI膜厚が変化すると、しきい値が変化してしまうという問題がまった。

2

【0005】このようなプロセス条件のバラツキに起因 する問題に対処する方法として、従来、例えば、特開平 9-312401号公報において開示されているよう に、SOI層の下の絶縁層の下の支持基板にバックゲー トを設け、そのバックゲートに印加する電圧を動作時と 待機時とで変化させて、しきい値を制御する例が知られ ている。

【0006】しかし、この方法においては、バックゲー トの電圧は、SOI膜厚のバラツキや基板濃度のバラツ キに無関係に決定される。そして、例えばSOI膜厚バ 10 ラツキに対するしきい値感度を極小にするバックゲート 電圧印加手段やその具体的な構成については何ら開示さ れていなかった。

【0007】つまり、従来の完全空乏化トランジスタに おける、しきい値感度を低減する手法および構造では、 SOI膜厚バラツキに対するしきい値感度を低減するた めのバックゲート電圧制御について検討されてきたが、 SOI膜厚の最適値や、不純物濃度との関係については 考慮されていなかった。そのため、しきい値を規定の値 に設定し、かつSOI層の膜厚や不純物濃度のバラツキ 20 に対するしきい値感度を小さくすることは困難であっ た。

【0008】本発明は、かかる課題の認識に基づいてな されたものである。すなわち、その目的とするところ は、SOI層を用いた完全空乏化MISFETトランジ スタを形成してなる半導体装置において、MIFSET のチャネル不純物濃度に依存して、バックゲート電圧を 変化させることによって、不純物濃度が変動しても、S OI膜厚バラツキに対するしきい値感度をほぼ極小に保 ったままで、しきい値を規定する値にできるようにする 30 半導体装置を提供することにある。

#### [0009]

【課題を解決するための手段】本発明の骨子は、絶縁膜 を介してバックゲートと対向した半導体層に、完全空乏 化トランジスタを形成してなる半導体装置において、前 記トランジスタのチャネル不純物濃度に応じてバックゲ ート電圧を制御できる制御回路を設け、不純物濃度に応 じたバックゲート電圧をバックゲートに印加することを 特徴とする半導体装置を提供することにある。

【0010】なお、完全空乏化SOIトランジスタを形 40 成する半導体層は、規定のしきい値で、しきい値変動が 小さくなるSOI膜厚に設定し、さらに、不純物濃度に 関しては、半導体層の絶縁膜に接した表面がaccumulati onとinversion とで決まる範囲内に、例えば中間に、設 定する。ここで、規定のしきい値が異なると、それぞれ しきい値変動が抑えられる膜厚が異なる。

【0011】すなわち、本発明の半導体装置は、バック ゲートが形成されてなる支持基板と、前記支持基板上に 設けられた絶縁膜と、前記絶縁膜上に設けられた第1の 半導体層と、前記支持基板の前記バックゲートに対向し 50 前記チャネル領域が完全に空乏化した完全空乏型トラン

て前記第1の半導体層の一部をチャネル領域としたMI SFETトランジスタと、前記第1の半導体層の不純物 濃度またはキャリア濃度に応じて変化する測定信号を出 力するダミー素子と、前記ダミー素子から出力される前 記測定信号に応じて前記バックゲートに電圧を印加する 電圧印加手段と、を備えたことを特徴とする。

【0012】または、本発明の半導体装置は、第1及び 第2のバックゲートが形成されてなる支持基板と、前記 支持基板上に設けられた絶縁膜と、前記絶縁膜上に設け られ第1の膜厚を有する第1の半導体層と、前記支持基 板の前記第1のバックゲートに対向して前記第1の半導 体層の一部をチャネル領域とした第1のMISFETト ランジスタと、前記絶縁膜上に設けられ前記第1の膜厚 とは異なる第2の膜厚を有する第2の半導体層と、前記 支持基板の前記第2のバックゲートに対向して前記第2 の半導体層の一部をチャネル領域とした第2のMISF ETトランジスタと、前記第1のバックゲートに、前記 第2のバックゲートの電圧とは独立に電圧を印加する電 圧印加手段と、を備えたことを特徴とする。

【0013】または、本発明の半導体装置は、バックゲ ートが形成されてなる支持基板と、前記支持基板上に設 けられた絶縁膜と、前記絶縁膜上に設けられた第1の半 導体層と、前記支持基板の前記バックゲートに対向して 前記第1の半導体層の一部をチャネル領域としたMIS FETトランジスタと、前記バックゲートに印加する電 圧に対応する情報を記憶する記憶素子と、前記記憶素子 に記憶された前記情報に基づいて前記バックゲートに電 圧を印加する電圧印加手段と、を備えたことを特徴とす る。

【0014】または、本発明の半導体装置は、第1及び 第2のバックゲートが形成されてなる支持基板と、前記 支持基板上に設けられた絶縁膜と、前記絶縁膜上に設け られ第1の膜厚を有する第1の半導体層と、前記支持基 板の前記第1のバックゲートに対向して前記第1の半導 体層の一部をチャネル領域とした第1のMISFETト ランジスタと、前記第1のバックゲートに印加する電圧 に対応する情報を記憶する第1の記憶素子と、前記絶縁 膜上に設けられ前記第1の膜厚とは異なる第2の膜厚を 有する第2の半導体層と、前記支持基板の前記第2のバ ックゲートに対向して前記第2の半導体層の一部をチャ ネル領域とした第2のMISFETトランジスタと、前 記第2のバックゲートの電圧とは独立に、前記第1の記 憶素子に記憶された前記情報に基づいて前記第1のバッ クゲートに電圧を印加する電圧印加手段と、を備えたこ とを特徴とする。

【0015】ここで、前記記憶素子は、前記第1の半導 体層の不純物濃度またはキャリア濃度に応じた情報を記 **使することを特徴とする。** 

【0016】また、前記MISFETトランジスタは、

ジスタであることを特徴とする。

【0017】また、前記ダミー素子は、前記第1または 第2の半導体層の不純物濃度またはキャリア濃度に応じ てその抵抗値、容量値、またはインダクタンスの少なく ともいずれかが変化するインピーダンス素子であること を特徴とする。

【0018】また、前記MISFETトランジスタのチ ャネル領域が形成された前記第1または第2の半導体層 の厚さは、40mm乃至100mmの範囲にあり、不純 物濃度は3×10<sup>16</sup> c m<sup>-3</sup>乃至3×10<sup>17</sup> c m<sup>-3</sup>の範囲 10 にあることを特徴とする。

【0019】また、前記支持基板は、半導体基板で形成 され、前記バックゲートの不純物濃度は1×10<sup>17</sup>cm -3乃至1×10<sup>20</sup> c m-3の範囲にあることを特徴とす る。

【0020】また、前記ダミー素子により前記不純物濃 度または前記キャリア濃度を測定する回路がMISFE Tトランジスタと同一の半導体層上に設けられているこ とを特徴とする。

導体層よりも膜厚が厚く、且つ、前記第1の半導体層 は、前記第2の半導体層よりも不純物濃度が低いことを 特徴とする。

【0022】また、前記第1のMISFETトランジス タのしきい値は、前記第2のMISFETトランジスタ のしきい値より小さいことを特徴とする。

#### [0023]

【発明の実施の形態】本発明によれば、SOI層の膜厚 を、しきい値変動が小さくなる膜厚に設定する。さら 定し、その測定値に基づいてバックゲート電圧を調節す ることにより所望のしきい値を維持することができる。 よって、完全空乏化トランジスタで問題となるSOI膜 厚や不純物濃度のバラツキに対するしきい値感度をほぼ 最小に保ったままで、かつしきい値を所望の値にするこ とが可能である。

【0024】以下に図面を参照しつつ本発明の実施の形 態について説明する。なお、以下の説明では、n型MO SFETを例に挙げて説明する。また、SOI層の素子 的ではないので特に触れない。

【0025】図1は、本発明の第1の具体例に係わる半 導体装置を表す要部断面図である。すなわち、同図にお いて、6はゲート電極、7はソース・ドレイン領域、2 は支持基板、3は絶縁膜、4はチャネル領域、5はゲー ト絶縁膜、8は絶縁膜、9は制御回路、10は可変電源 (例えば出力電流または電圧を制御入力の電圧または電 流によって制御する電源)、そして11はバックゲート を表す。

以下の如くである。すなわち、シリコンからなる支持基 板2の主面上に、例えば厚さ10 nm~1 μmのシリコ ン酸化膜やシリコン窒化膜からなる絶縁膜3が形成さ れ、この絶縁膜3上に膜厚tsi、ボロンまたはインジウ ムなどのp型不純物濃度Na を有するシリコンなどから なるチャネル領域4が形成されている。膜厚tsiは、例 えば1nm~500nmとし、不純物濃度Naは、例え ば1016~1019 c m-3とすることができる。

【0027】このチャネル領域4の上に、ゲート絶縁膜 5を介して、ゲート電極6が形成されている。ゲート絶 縁膜5の材料としては、例えば、シリコン酸化膜、シリ コン窒化膜、タンタル酸化膜、チタン酸化膜などを用い ることができ、その厚さは1 nm~200 nmとするこ とができる。ゲート電極6の材料としては、例えば、多 結晶シリコン、アルミニウム(A1)、タングステン (W)、チタンナイトライド (TiN) などを用いるこ とができ、その厚さは10nm~1µmとすることがで きる。

【0028】そして、このゲート電極6は、その側壁を 【0021】また、前記第1の半導体層は前記第2の半 20 例えばシリコン酸化膜、シリコン窒化膜からなる絶縁膜 8で覆われて絶縁されている。チャネル領域4の両側に は、n型不純物となる砒素(As)、リン(P)、アン チモン (Sb) などを、例えば10<sup>18</sup>~10<sup>21</sup>cm<sup>-3</sup>添 加したソース・ドレイン領域7が形成されている。ここ でチャネル領域4は、チャネル領域4と絶縁膜5との界 面に反転層が形成された状態で完全に空乏化しており、 完全空乏化トランジスタFET1を形成している。

【0029】一方、制御回路9は、後に詳述するよう に、半導体層、特にチャネル領域4における不純物濃度 に、ダミー素子を用いてチャネル領域の不純物濃度を測 30 Naを測定する図示しないダミー素子からの電圧、電 流、容量または抵抗値の情報を入力して最適なバックゲ ート電圧値を算出し、それに対応する制御信号を出力す る。可変電源10は、制御回路9から出力された制御信 号に基づいて所定のバックゲート電圧をバックゲート1 1に印加する。

【0030】次に、図1に示した半導体装置の製造工程 を説明する。 ここでは、 支持基板 2としてシリコン基 板、絶縁膜3としてシリコン酸化膜、そしてチャネル領 域4やソース・ドレイン領域7としてシリコンからなる 分離のパターン形状については、本発明においては本質 40 SOI層をそれぞれ用いることとする。このようなSO I基板の作成方法としては、片面を酸化した2枚のシリ コン基板を酸化膜面を密着させ1000~1200℃で 熱処理して張り合わせる方法を用いることができる。ま たは、シリコン基板に酸素イオンを、加速電圧160k eVドーズ量1.5~3.0×10<sup>18</sup>atom/cm<sup>2</sup> 程度の条件でイオン注入し、1300~1350℃で熱 処理することにより、埋め込み酸化膜3を形成する方法

【0031】絶縁膜3上の半導体層は、ポリッシングや 【0026】その具体的な構成例について説明すれば、 50 イオンエッチング、あるいはウェットエッチングにより

薄膜化し、40nm~1μmの厚さの均一なSOI膜を 形成する。

【0032】次に、バックゲート11として、リソグラ フィとイオン注入により支持基板2に不純物添加領域を 形成する。すなわち、リソグラフィによりMISFET トランジスタを形成する領域の絶縁膜3を介して支持基 板2へ例えば、燐(P)またはヒ素(As)を、加速電 圧50~700keV、ドーズ量1×1013~1×10 16 a t o m/c m²程度の条件で注入することにより、 バックゲート11を形成することができる。但し、この 10 ようなバックゲート11の形成工程は、絶縁膜3やSO I層4の形成よりも前に行うようにしても良い。

【0033】次に、チャネル領域4の不純物濃度が1× 1016 c m-3~1×1019 c m-3の範囲になるようにイ オン注入する。

【0034】この後、ゲート酸化膜5を形成し、さらに ゲート電極6や絶縁膜8を形成することにより、MIS FET1の要部が完成する。

【0035】以上説明した製造工程においては、特に、 0.4 Vの範囲に設定するために、チャネル層4のSO I膜厚、不純物濃度をそれぞれ40nm~1μm、3× 10<sup>16</sup> c m<sup>-3</sup>~3×10<sup>17</sup> c m<sup>-3</sup>の範囲とすることが望 ましい。

【0036】次に、本発明の半導体装置におけるチャネ ル領域4のSOI膜厚tsi、不純物濃度Na 、そしてバ ックゲート電圧Vg2の最適範囲について説明する。

【0037】図2は、本発明者の計算により得られた完 全空乏化FETのSOI層としきい値との関係を表すグ ラフ図である。ここでは、絶縁体基板3として膜厚80 30 nmのシリコン酸化膜、バックゲート11に1×1020 cm-3のp型Si基板、ゲート電極6として1×1020 c m-3のn型ポリシリコン (多結晶シリコン)、そして ゲート酸化膜5としてシリコン酸化膜3 nmからなる n 型MOSFETをモデルとした。そして、バックゲート 電圧をOV、チャネル領域4の不純物濃度1×10<sup>17</sup> c m-3とした時の、チャネル領域4の膜厚すなわちSOI 膜厚tsiとしきい値Vthの関係を図2において実線で示 した。

【0038】このグラフ図に示した関係の算出にあたっ 40 ては、完全空乏化トランジスタのしきい値を表す式とし て文献 ( "Electrical characterization of Silicon-o\*

\*n-Insulator Materials and Devices "Sorin Cristlov eanu and Sheng S.Li 著、Kluwer Academic Publisher s, (1995)) に記載されているものと同様の式を用い、 さらに表面量子効果として文献 (M.J. van Dort, P.H. Wo erlee, A.J. Walker, C.A.H. Juffermans and H. Lifka: I EDM91 p495, (1991)), (J.W.Slotboom and H.C.de Gr aaff, IEEE trans. Electron Devices, vol.ED-24, No. 8,pp.1123-1125,(1977))、(「デバイス物理のための 量子力学; David K.Ferry 著、長岡洋介他訳、丸善、 (1996))に記載されているものを考慮した。

【0039】 図2からわかるように、 トランジスタのし きい値は、チャネル領域4の膜厚tsiに対して、極小値 (図2中の矢印)を有する。この極小値の付近において は、膜厚tsiの変化に対して、しきい値の変化量が最小 となる。つまり、SOI層の膜厚のバラツキに対する、 しきい値感度は極めて小さくなる。

【0040】また、バックゲート電圧を印加することに より、チャネル領域4のうちの絶縁膜3に接した表面の 電子状態が蓄積(図2中の破線Vth1,ac2)、または反 完全空乏化SOIトランジスタでしきい値を-0.1~ 20 転(図2中の破線 $V_{th1,inv2}$ )となる範囲内で、しきい 値を変えることができる。従って、所定のバックゲート 電圧を印加することにより、しきい値を制御して、設定 したいしきい値が図2での極小値と一致するようにチャ ネル領域4の膜厚を形成した完全空乏化トランジスタ は、設定した値でSOI膜厚バラツキに対するしきい値 感度をほぼ最小とすることができる。

> 【0041】次に、図2に示したようなS0Iのしきい 値の計算方法について詳細に説明する。以下の説明で は、まず、古典論モデルに基づく計算方法について説明 し、次にチャネル反転層の表面量子化の効果の補正を加 えた計算方法について説明する。

> 【0042】まず、バックゲート電圧を印加できる完全 空乏化トランジスタにおいては、しきい値は、チャネル 領域4の絶縁膜3に接した表面における電子状態に依存 する。そして、絶縁膜3に接したチャネル領域4の表面 の状態はバックゲート電圧により、蓄積状態から反転状 態まで変化させることが可能である。

【0043】この時のゲート電圧Vgiと表面ポテンシャ ルとの関係は次式で表される。

[0044] 【数1】

$$V_{G1} = \Phi_{MS1} - \frac{Q_{0X1}}{C_{0X1}} + (1 + \frac{C_{Si}}{C_{0X1}})\Phi_{S1} - \frac{C_{Si}}{C_{0X1}}\Phi_{S2} - \frac{\frac{1}{2}Q_{depl} + Q_{invl}}{C_{0X1}}$$
(1)

ここで、Φs1、Φs2はそれぞれチャネル領域4のゲート 絶縁膜5に接した表面、絶縁膜3に接した表面でのフェ ルミポテンシャル、Φnsi はゲート絶縁膜5側のゲート

※固定電荷密度、Coxi はゲート絶縁膜5のキャパシタン ス、Qinviはチャネル領域4におけるチャネルの反転層 電荷を表す。また、Quepiはチャネル領域4での空乏層 電極6との仕事関数の差、Qox1 はゲート絶縁膜5中の※50 電荷を表し、電子の電荷量 q、チャネル領域4の不純物

濃度Na 、チャネル領域4の膜厚tsiを用いてーq Nat siで表される。また、フェルミポテンシャル $\Phi$ pは、シ リコンの真性キャリア密度ni、ボルツマン定数k、温 度T、電子の電荷量qを用いて、 $\Phi p = (kT/q) ln$ (Na /ni )と表され、また、Csi=esi/tsiであ る ( $\epsilon$ siはシリコンの誘電率)。

【0045】完全空乏化トランジスタのしきい値V thは、絶縁膜3に接した側のチャネル領域4の表面の電 子状態によって以下のように場合分けして表すことがで\*

$$V_{\text{thl. acc2}} = \Phi_{\text{IIS1}} - \frac{Q_{\text{OX1}}}{C_{\text{OX1}}} + (1 + \frac{C_{\text{Si}}}{C_{\text{OX1}}}) 2 \Phi_{\text{F}} - \frac{Q_{\text{depl}}}{2 C_{\text{OX1}}}$$
 (2)

ここでVth1, acc2の添字である「1」と「2」は、チャ ネル領域4のゲート絶縁膜5と接する表面、絶縁膜3と 接する表面での状態をそれぞれ表す。式(2)の場合 は、絶縁膜3に接したチャネル領域4の表面が蓄積状態 である場合を示している。

$$V_{\text{thl. inv2}} = \Phi_{\text{ES1}} - \frac{Q_{0X1}}{C_{0X1}} + 2\Phi_{\text{F}} - \frac{Q_{\text{depl}}}{2C_{0X1}}$$
 (3)

back surfaceが空乏 (depletion) した時は、そのポ テンシャルは蓄積時と反転時の中間となり、Φs2はバッ クゲート電圧Vg2に依存する。この時、絶縁膜3と接し たチャネル領域4の表面が蓄積、反転した時のバックゲ ート電圧Vg2をそれぞれVg2, acc、Vg2, invとすると、 Vg2, acc < Vg2 < Vg2, invの条件を満たす。さらに、チ ャネル領域4の容量Csi、および絶縁膜3の容量Cox2 が直列に接続されているから、Φs2は、

$$V_{\text{thL dep12}} = V_{\text{thl. acc2}} - \frac{C_{\text{Si}} C_{\text{OI2}}}{C_{\text{OII}} (C_{\text{Si}} + C_{\text{OI2}})} (V_{\text{G2}} - V_{\text{G2}} \text{ acc})$$
(4)

ここでVg2, accは絶縁膜3について表面と対称であると 考えて、 $\Phi_{s1} = 2\Phi_F$ 、 $\Phi_{s2} = 0$ の条件から以下のよう になる。

$$V_{GZ,acc} = \Phi_{NS2} - \frac{Q_{OX2}}{C_{OX2}} - \frac{c_{S1}}{C_{OX2}} 2 \Phi_{F} - \frac{Q_{depl}}{2 C_{OX2}}$$
 (5)

図3は、式 (2) ~ (5) により、チャネル領域4の不 純物濃度Na=1×10<sup>17</sup>cm<sup>-3</sup>、SOI膜厚tsi=6 0 n m、Φ<sub>Ms1</sub> = -1 V、Q<sub>0X1</sub> = Q<sub>0X2</sub>= 0 の場合に ついて計算したバックゲート電圧に対するしきい値の関 係を表したグラフである。完全空乏化トランジスタにお いて、チャネル領域4の絶縁膜3に接する表面での電子 状態が、反転または蓄積になると、その表面でのポテン シャルΦs2は一定となる。 このため、 それ以上のバック ゲート電圧を印加してもしきい値はバックゲート電圧に 依存せず一定値となる。つまり、完全空乏化トランジス タのしきい値は、チャネル領域4の絶縁膜3に接した表 面の電子状態が、蓄積した時のしきい値と反転した時の しきい値の範囲内に限定される。

\*きる。なお、 $V_{G1}$ = $V_{th}$ となる時の表面ポテンシャル $\Phi$ siとチャネルの反転層電荷Qinv1は、ゲート電圧がしき い値である条件からそれぞれ $\Phi_{si} = 2\Phi_F$ 、 $Q_{inv1} = 0$ となる。

10

【0046】 Oback surfaceが蓄積 (accumulation) し た時は、Φs2=0より [0047]

【数2】

※【0048】②back surfaceが反転 (inversion) した 時は、Φs2=2Φr より [0049] 【数3】

(3)

**★【0050】** 【数4】  $\Phi_{S2} = \frac{c_{012}}{(c_{\alpha i} + c_{012})} (v_{62} - v_{62, acc})$ 

と表される。よってしきい値は次式で表される。 [0051] 【数5】

☆【0052】 【数6】

◆【0053】図4は、チャネル領域4の不純物濃度を1 ×10<sup>17</sup>cm<sup>-3</sup>としたときの、式(2)~(5)の古典 論モデルを用いて計算したしきい値のチャネル領域4の SOI膜厚の依存性を示したグラフである。同図におい ては、Vth1, acc2を破線、Vth1, inv2を点線で、そして Vg2=0VにおけるSOI膜厚に対するしきい値を実線 で示している。Vth1, acc2、Vth1, inv2はVG2に依存せ ずチャネル領域4の膜厚により決まる。─方∨ th1, dep12 はバックゲート電圧VG2によりしきい値が変 化する。図4からわかるように、古典論モデルでのV thl, depl2 はSOI膜厚が薄くなるとSOI空乏層に含 まれる空乏層電荷 (-Qdep1) が減少するため線形に減 ◆50 少する。

11

【0054】次に、以上説明した古典論モデルにチャネ ル反転層の表面量子化補正を加えた場合について説明す る。このような表面量子化補正によるしきい値変化は解 析的に求めることができる。ここで、表面量子化補正 は、表面ポテンシャルの表面バンド曲がりの増加量ΔΨ\*  $\Delta \Psi_{S} = (E_0 - E_C - \Delta E_g) / q + E_S \Delta z$ 

で表される。この式に $2\Phi_F$  を加えたものをゲート電圧 がしきい値である時の表面ポテンシャルΦs1とした。 【0057】図5は、表面量子化補正を説明するための バンド図である。

【0058】式(6)は、図5に示したように伝導帯E c から最低エネルギー準位Eo へのシフトEoーEc 、 高濃度のチャネル不純物添加によるバンドギャップの縮 小 (bandgap narrowing) 効果△Eg 、そして量子論に ※

$$E_0 - E_C = \frac{h^2}{2m} \left( \frac{9 \times m \times E_S}{4h^2} \right)^{2/3}$$

★【数9】 ここでEsは表面電界を表し、

[0061]

$$E_{S} = \left(\frac{\Phi_{S1} - \Phi_{S2}}{t_{Si}} + \frac{q N_A t_{Si}}{2 \epsilon_{Si}}\right)$$
(8)

と表される。

☆【0063】 【数10】 【0062】また、高濃度のチャネル不純物添加による

bandgap narrowing効果∆Eg は、

$$\Delta Eg (t),$$

$$\Delta E_{g}/q = \Delta V_{go}(N_{h}) = 9 \left\{ l \left( \frac{N_{h}}{10^{17}} \right) + \sqrt{\left( l \left( \frac{N_{h}}{10^{17}} \right) \right)^{2} + 0.5} \right\} \quad \text{[aV]}$$
(9)

EsΔzの近似式は、

[0064]

▶【数11】

と表される。

【0065】また、有効界面量子効果により、反転層電 荷の中心がSi膜とSiO2膜との界面からΔzだけ離れ ているから、ゲート酸化膜容量Coxiは、Coxi =εox  $/(t_{0X1}+\epsilon_{Si}/\epsilon_{0X}\Delta_Z)$ と表される。

【0066】以上説明したように量子補正を考慮して得 られた、チャネル領域4のSOI膜厚に対するしきい値 の依存性が図2である。図2からわかるように、バック ゲート電圧を一定とし、チャネル領域4の膜厚を変化さ せた場合には、しきい値が極小値 (図2中の矢印) を取 る。そしてさらにチャネル領域4の膜厚が薄くなるとし きい値は増加する。これは、バックゲート電圧が一定の 条件でチャネル領域4の膜厚が薄くなるとSiとSiO2 との界面の電界Esが大きくなるために、量子準位のエ ネルギーが大きくなり、表面が反転するのにより大きな ゲート電圧が必要となるからである。

【0067】このように、量子補正を考慮した計算を用\*50

\*いることによって、チャネル領域4の膜厚バラツキに対 し、しきい値感度が極小となるチャネル領域4の膜厚が 存在することが説明される。

【0068】 図6は、 図2と同一のFETのモデルにお いて、図2でしきい値が極小となるチャネル領域4のS O I 膜厚tsiと印加するバックゲート電圧Vg2とを、チ ャネル領域4の不純物濃度Naに対して示したグラフで ある。ここでは、しきい値の設定値がそれぞれ $0.\,\,1$ V、0. 2V、0. 3Vの場合について示した。

【0069】図6からわかるように、しきい値が設定し た値となり、かつ膜厚バラツキに対するしきい値感度が 最小となるSOI膜厚tsiは、チャネル領域4の不純物 濃度Naに対する依存性が低いことが、本発明者の詳細 な検討により新たに明らかとなった。つまり、SOI膜 厚tsiの最適値は、不純物濃度Naに対してあまり変化 せず、ほぼ一定の値をとる。

【0070】また、設定するしきい値が異なると、SO

12

\* s と反転層容量によるゲート容量の減少を考慮した。 【0055】表面ポテンシャルの表面量子化補正による 表面バンド曲がりの増加量は、

[0056]

【数7】

(6)

※よる表面電荷密度の最大となる位置のシフトΔェによる 表面電位の変化EsAzから構成されており、それぞれ の項は以下のように表される。

【0059】最低エネルギー準位Eo へのシフトEo-10 Ecit.

[0060]

【数8】

**(7)** 

I膜厚のバラツキに対するしきい値感度がほぼ最小とな るSOI膜厚tsiは異なることがわかった。ここで、t siの最適値としきい値Vthとの関係は、tsi=250V th2-275Vth+105 (nm) で、Vthが0ポルト 以上O. 5ボルト以下は近似できる。よって、Vtaが任 意の値でも、tsiの最適値を求めることができる。ま た、しきい値が設定した値となるために必要なバックゲ ート電圧Vg2は、チャネル領域4の不純物濃度Naに対 して、ほぼ線形に増加することが新たに明らかになっ た。

【0071】従って、設定したいしきい値に応じて図6 にもとづいて決定したSOI膜厚tsi、不純物濃度Na で作成した場合には、不純物濃度Naが例えばプロセス のバラツキ等で所望の値からずれたとしても、チャネル 領域4の不純物濃度を測定し、それに応じて、しきい値 が設定した大きさとなるのに必要なバックゲート電圧を 印加することにより、SOI膜厚に対するしきい値感度 が最小で、且つ設定したしきい値を有する半導体装置を 実現することができる。

【0072】ここで、膜厚バラツキに対するしきい値感 20 度がほぼ最小となるSOI膜厚が、チャネル領域4の不 純物濃度Naに対してほぼ一定となるのは、式(6)の 量子力学補正項がtsiに強く依存し、Naにはあまり依 存しないこと、および、式(5)の空乏層電荷のQdep1 が、Naが変化してもVg2を変化させることによりほぼ 補償することができることによる。

【0073】この特徴により、もちろん、チャネル領域 4の濃度分布が均一でなく所定の不純物プロファイルを 有するような場合でも、式(2)でQdep1/2Cox1が 2Φrよりも小さい場合には、上記の不純物濃度Naに対 30 してしきい値感度がほぼ一定となる特徴は維持される。 【0074】また、図7に示したような、LOCOS犠 性酸化などの方法により形成されたリセス (Recess) ゲ ート構造を有するMISFETの場合には、LOCOS 端部のバーズビークにより、チャネル領域4の膜厚が一 定でない場合が多い。すなわち、チャネル領域の膜厚 は、ソース・ドレイン寄りで厚く、中央付近で薄くな る。図8は、LOCOS犠牲酸化法によるリセス型ゲー ト構造の製造工程を表す概略工程断面図である。例え ば、厚さ20nm~1µmのシリコンなどのSOI層4 40 の上に、厚さが5~100nm程度のシリコン酸化膜1 4を形成し、その上に例えば膜厚が50~200 nmの シリコン窒化膜からなる酸化防止膜20を堆積する。次 に、図8 (a) に示したように、熱酸化法により、LO COSを形成する。さらに、図8(b)に示したよう に、酸化防止膜20をマスクとしてLOCOS酸化膜を イオンエッチングし、ゲート形成領域を形成する。この 方法によると、ゲート電極をセルフアラインに形成でき るが、LOCOSのバーズビークがゲート形成領域に残 るために、チャネル領域のSOI膜厚が図示したように 50 域、そして19はメタルプラグを示している。ダミー領

14

不均一になりやすい。このようにチャネル領域の膜厚が 不均一になると、しきい値の安定性が劣化して問題とな る。

【0075】これに対して、本発明によれば、チャネル の膜厚が均一でない場合にも、例えばチャネルの中央部 のSOI膜厚で、所定のしきい値に対して膜厚ばらつき に対するしきい値感度が最小となるようなSOI膜厚を 設定すれば、所望のしきい値を安定して得ることができ る。従って、チャネル領域のSOI膜厚が、図2または 10 図6に示したような最適膜厚となるように、チャネル中 央付近と端部でのSOI膜厚の不均一性が例えば20% 以内に収まるように、LOCOS酸化を行うと、所望の しきい値を得ることができる。

【0076】ここで、チャネル領域4の不純物濃度Na の測定箇所は、必ずしもMISFETのチャネル領域4 そのものである必要はなく、MISFETのチャネル領 域と同一の不純物濃度を有する領域であればよい。例え ば、複数のMISFETを集積した集積素子を製造する 際には、その集積素子のいずれかの箇所で測定しても良 い。また、ウェーハ上に複数の集積素子を作成する場合 に、ウェーハ内での不純物濃度の均一性が良好であれ ば、ウェーハのいずれかの箇所で測定しても良い。さら に、このようなウェーハを複数枚同時にプロセスする、 いわゆる「バッチ処理」の製造プロセスにおいて、バッ チ内のウェーハ毎の不純物濃度の変動が小さい場合に は、バッチ毎にいずれかのウェーハで測定を行えば良

【0077】このようにして、チャネル領域4の不純物 濃度を測定し、 設定するしきい値にするためのバックゲ ート電圧を決定すれば、このしきい値でトランジスタを 用いる限りバックゲート電圧を変更する必要はない。つ まり、バックゲート電圧が決まった後は、制御回路は必 ずしも必要としない。そのため、チャネル領域4の不純 物濃度測定を行い、本発明に必要なバックゲート電圧を 求めれば、バックゲートに印加する可変電源を必要な電 圧を出力するよう設定するだけでよい。

【0078】 ここで、チャネル領域4の不純物濃度の測 定には、例えば、文献( "Materials Processing Theor y and Practice volume. 2-impurity doping processes in silicon": F.F.Y.Wang著, North Holland Publishi ng Company(1981)) に紹介されているような測定手法を 用いればよい。以下に、不純物濃度測定を含めた構成例

【0079】図9は、本発明の半導体装置の第2の具体 例を表す概略断面図である。なお、同図においては、図 1と同一の部分には、同一符号を付し、その詳しい説明

【0080】図9において、4aはダミー領域、12は 素子分離領域、13は高濃度半導体領域、18は電極領 域4aは、チャネル領域と同一の条件で作成された半導 体領域である。高濃度半導体領域13は、例えば、p型 のドーパントが固溶限界までドーピングされた半導体領

【0081】また、バックゲート11は、支持基板2内 に形成された導電性領域であり、例えば支持基板2をp 型Siとし、バックゲート11をn型Siとすることによ って、それぞれ別の電圧が加えられるようにすることが 望ましい。また、バックゲート11は、しきい値を制御 一領域4aの下には形成しない。これは、バックゲート 11に印加する電圧によってダミー領域4aの空乏層厚 さが変化するのを防ぐためである。

【0082】以下に、チャネル領域4の不純物濃度と膜 厚を測定する方法について説明する。図9において、回 路9、9aは制御回路で、回路9aでは固溶限界で形成 された高濃度半導体領域13の抵抗を測定して、SOI 膜厚を求め、回路9へ出力する。回路9ではダミー領域 4 aの両端の抵抗18-4a-18を測定し、回路9a より入力されたSOI膜厚データを用いてチャネル領域 20 4の不純物濃度を求める。このようにして求めた不純物 濃度より、所望のしきい値を得るために必要なバックゲ ート電圧の値を求め、電源10へ出力する。

【0083】図9の構成例では、トランジスタFET1 のチャネル部分と同じ不純物添加を行ったダミー領域4 aに接するように半導体層と同じ導電性をもつ例えばp +型の電極領域18を形成している。そして制御回路9 では、電極領域18と18との間の抵抗を測定する。こ こで、抵抗率pは、抵抗をR、電極領域18の間隔を L、幅をW、そしてSOI膜厚をtsiとすると、 $\rho=W$  30 バックゲート電圧を変化させることができる。 tsiR/Lと表される。このようにして、抵抗率ρが得 られれば、チャネル領域4の不純物濃度Naは、例え ば、アービン曲線より求めることができる。

【0084】一方、SOI膜厚tsiについては、高濃度 半導体領域13から求めることができる。すなわち、図 9に示したように、シリコン中にホウ素 (B) などが固 溶限界の濃度までドープされたp<sup>†</sup>型の高濃度半導体領 域13において、この半導体領域13の抵抗を求める。 この高濃度半導体領域13の抵抗から、抵抗率ρを求め ることができ、さらに、不純物濃度は固溶度で定まる値 40 することができる。 となっているので、tsiとNa とを分解することができ る。よって、高濃度半導体領域13における抵抗を測定 することで半導体層の膜厚を求めることができる。

【0085】以上の手法により得られたSOI膜厚tsi を前述の式に代入することでチャネル領域4における不 純物濃度Naを求めることができる。本構成例では、M ISFET1を形成するのと同じプロセスでNa 測定領 域を形成できる。

【0086】ここで、回路9、回路10の具体例として は、例えば、half-Vaa回路や基板バイアス回路な 50 の上に絶縁膜8、8aを形成する。

16

どを挙げることができる。図10は、half-Vaa回 路を用いた実施例を表す概略回路図である。VB2は例え ば、OVとなる電圧であり、VBIは例えばVDDとなる電 圧であり、VB1>VB2となっている。図10の18-4 -18の抵抗器は図9のダミー領域4aにおいて形成さ れた抵抗測定装置18-4-18であり、R1はダミー 領域4 aが設定した不純物濃度で形成されたときの抵抗 値と同じ抵抗値を有する抵抗器である。またトランジス タQ3、Q4はQ1、Q2よりも幅広く形成され、電流 するFETの直下に形成し、不純物濃度を測定するダミ 10 バッファとなっている。さらにR1および18-4-1 8のコンダクタンスはQ1またはQ2のトランスコンダ クタンスよりも十分小さいとする。不純物濃度が変動し たとき、18-4-18の抵抗が変化するため、抵抗分 割によって、それにより出力される電圧も変化し、18 -4-18抵抗が大きくなると出力は小さく、また18 -4-18抵抗が小さくなるとノードVoの電圧は大き くなる。この出力ノードVo は電圧と等しくなるよう に、バックゲート11に接続されるノードの電圧V1 が 定まる。よって抵抗測定装置の抵抗の変化によりバック ゲート電圧を変化することができる。ここで、SOI膜 厚tsiの変化の影響は、VBIを変化させることによって 取り除くことができる。

【0087】また、図11(a)(b)は、基板バイア ス回路による実施例を表す概略回路図である。すなわ ち、リング・オシレータ中に18-4-18抵抗器を設 け、ダミー領域4aの不純物濃度が変化すると、抵抗が 変わるためにリング・オシレータの周波数が変化する。 この周波数変化によって、チャージボンプ回路の励起回 数が変化し、バックゲートへ供給される電流が変化し、

【0088】次に、図9の半導体装置の製造工程につい て説明する。図12~図14は、図9の半導体装置の要 部製造工程を表す工程断面図である。 まず、図12に示 したように、バックゲート11を形成する。具体的に は、SOIウェーハ上にレジストマスク15を形成し、 チャネル領域4と絶縁膜3を介してシリコンなどの支持 基板2にホウ素などの不純物をイオン注入する。 このよ うにして、例えば1×10<sup>17</sup>cm<sup>-3</sup>から1×10<sup>20</sup>cm -3の不純物濃度からなるp型のバックゲート11を形成

【0089】ここで、チャネル領域4、ダミー領域4a は、図1に関して前述したような方法により形成するこ とができる。なお、ダミー領域4 aチャネル領域4にお ける不純物濃度を測定するための領域である、従って、 製造工程においてはチャネル領域4と同時に同じ条件で 作成することが望ましい。

【0090】次に、図13に示したように素子分離領域 12を形成し、リソグラフィによりゲート長しからなる ゲート電極を6、6 aを形成する。さらに、ゲート電極 【0091】次に、図14に示したように、電極領域を形成する。具体的には、MISFETを形成する領域をレジストマスク15でマスキングし、例えばホウ素をゲート電極6の両脇にドーズ量10<sup>13</sup>~10<sup>16</sup>cm<sup>-2</sup>でイオン注入することにより、p型の電極領域18を形成する

【0092】この電極領域18を形成する工程は、p型MISFETのソース・ドレインを形成する時に同時に行うこともできる。つまり、ゲート電極の形成工程の後、例えばホウ素をイオン注入することによりゲート電10極がマスクとなりp型の電極領域18とソース・ドレイン領域7とを同時に形成することができる。

【0093】さらに、電極領域18を形成した領域とは異なる領域に、例えばホウ素を半導体層の固溶限までイオン注入した高濃度半導体領域13を形成する(図14)。この高濃度半導体領域13は、先の電極領域18やソース・ドレイン領域7を形成するイオン注入により同時に形成することができる。つまり、ゲートを形成しない領域を設け、p型MISFETのソース・ドレイン領域の形成ためのイオン注入を実施する時、例えばホウ20素をシリコンの固溶限の不純物濃度まで注入することにより高濃度半導体領域13も形成することができる。

【0094】次に、図9に示したようにバックゲート11へのコンタクト19を形成する。具体的には、素子分離領域12の上から、例えばイオンエッチングによりコンタクトホールを形成し、さらに例えばタングステン(W)などの電極材料を堆積することにより、メタルコンタクト19を形成することができる。このメタルコンタクト19を形成する工程は、図9に示した抵抗測定領域のメタルコンタクトや、ゲート・ソース・ドレイン電 30極への図示しないコンタクト形成と同時に行うこともできる。これらのコンタクト形成と同時に行うこともできる。これらのコンタクトホール形成する際に、シリコン酸化膜とシリコンのエッチングの選択比の大きいガスを用いてイオンエッチングすることにより、コンタクトホールの深さの異なる領域も同時にエッチングすることができる。次に、SOI膜厚tsiを求めるための別の構成例について説明する。

【0095】図15は、本発明の半導体装置の第3の具体例を表す概略断面図である。同図の構成においては、MISFETトランジスタ1とは別に、ダミー領域4bが形成され、そのダミー領域4bの上下にゲート電極6bとバックゲート11aとが設けられている。そして、これらの電極間のキャパシタンスの容量を測定する。ここでバックゲート11aは、バックゲートの表面半導体層に表面空乏化が生じないように充分、例えば10<sup>18</sup> cm<sup>-3</sup>以上に不純物添加することが望ましい。また、電極6bおよび電極11aは、ダミー領域4bが完全に空乏化し、その表面に反転層が生じないようにすることが望ましい。

【0096】このような条件で測定したキャバシタンス 50 ト11、11aを形成する(図16)。ここで、チャネ

18

Ctotalは、ゲート絶縁膜5、ダミー領域4b、および 絶縁膜3のキャパシタンスを直列したものと等しい。従 って、ゲート絶縁膜5およびダミー領域4b(すなわち チャネル領域4)の誘電率をそれぞれ eox、esi、ゲー ト絶縁膜5、ダミー領域4b、絶縁膜3の膜厚をそれぞれ、tox、tsi、tboxとすると、キャパシタンスは 【0097】

【数12】

$$c_{total} = \frac{1}{\frac{e_{Si}}{t_{Si}} + \frac{e_{OI}}{t_{OX}} + \frac{e_{OI}}{t_{box}}}$$

であらわされる。よって、ゲート絶縁膜5の膜厚 $t_{ox}$ と 絶縁膜3の膜厚 $t_{box}$ が求められ、ゲート絶縁膜5、および絶縁膜3のキャパシタンスが既知であればダミー領域4b(すなわちチャネル領域4)の膜厚 $t_{si}=\epsilon_{si}$ /  $C_{total}-\epsilon_{si}$ ( $t_{ox}+t_{box}$ )/ $\epsilon_{ox}$ を算出することができる。

【0098】また、後に詳述する図18に表した半導体装置の図中の左側に形成したダミー素子を用いてtsiを求めることもできる。すなわち、図18において、n+層16とバックゲート11bとの間の容量Ctotalを測定する。ここで、10bの電圧源は、ゲート絶縁膜5bとSOI層4aとの界面とに反転層が形成されるだけ十分に電圧が印加されているとする。また、バックゲートに十分な電圧を印加することにより、ダミー領域4aのバックゲート側が空乏化するようにした条件では、測定容量Ctotalは、

[0099]

【数13】

$$c_{total} = \frac{\frac{s_{ii}}{t_{Si}} \frac{s_{OI}}{t_{box}}}{\frac{\varepsilon_{Si}}{t_{Si}} + \frac{\varepsilon_{OI}}{t_{box}}}$$

で表される。よって、tboxが既知であればtsiを算出 できる。この方法によれば、toxがばらついても正確に tsiを算出することができる。

【0100】また、抵抗率を求める方法としては、電圧 電流端子を分離した4端子法を用いても良い。この方法 40 の場合には、電極のコンタクト抵抗による誤差を低減で きるという利点がある。

【0101】次に、図15に示した半導体装置の製造方法について説明する。図16、図17は、図15の半導体装置の要部製造工程を表す概略工程断面図である。MISFET、およびキャパシタンス容量を測定する領域の絶縁膜3を介して対抗する例えばシリコンからなる支持基板2の領域に、リソグラフィーと例えばホウ素をイオン注入することにより、例えば1×10<sup>18</sup> cm<sup>-3</sup>から1×10<sup>20</sup> cm<sup>-3</sup>の不純物濃度からなるp型バックゲート11 11aを形成する(図16)、ここで、チャネ

ル領域4、ダミー領域4 bは、図1に関して前述したよ うな製造工程により形成することができる。

【0102】次に、図17に示したように、素子分離領 域12を形成し、さらにゲート絶縁膜5とゲート電極6 を形成する。引き続き、図15に示したように電極領域 18と、ソース・ドレイン領域7を形成する。これらの 製造方法は、図9に関して前述したものと同様とするこ とができる。ここで、図15の具体例の場合は、ダミー 領域4 bの容量を測定するためにはゲート電極6 b下の 8およびソース・ドレイン領域7を形成するイオン注入 においても、ゲート電極6bがマスクの役割を果たすの で、この領域をレジストなどでマスキングしなくとも良

【0103】次に、本発明の半導体装置の第4の具体例 について説明する。図18は、本発明の半導体装置の第 4の具体例を表す概略断面図である。すなわち、同図に 表した半導体装置においては、MISFET1とは別に 設けられたMISキャパシタのダミー素子を用いてC-V測定法により不純物濃度を求めることができる。FE 20 T1と素子分離領域12を介して隣接するダミー領域4 aの上に絶縁膜を5bが積層され、さらにMISキャパ シタ電極として例えばp+型ポリシリコン(多結晶シリ コン) 6 bが積層されている。

【0104】また、このMISキャパシタの下部に作成 したバックゲート11にMISFETトランジスタに使 う電圧源とは別の電圧源VG2 bを設ける。この電圧源V G2 bはダミー領域4 aの絶縁膜3に接する表面の電子状 態が蓄積するだけの電圧が印加される固定電源でよい。 【0105】 このようなMISキャパシタを用いてC-V法により半導体の不純物濃度を求め、本発明を実現す るのに必要なバックゲート電圧を決定することができ る。キャパシタンス測定は、ダミー領域4aが完全に空 乏化しない程度で固定のゲート電圧を印加し、そして、 ゲート近傍に設けたn+型、p+型の半導体領域の電極を 用いてキャパシタンス測定を行う。

【0106】この時の容量は、不純物濃度をNaとする と(Na)1/2に比例するため、容量からNaを求めるこ とができる。

す概略回路図である。同図に表した回路は、例えば、図 11の回路と似ており、リング・オシレータにダミー素 子のMISキャパシタによるキャパシタンスCが組み込 まれている。ダミー領域4aの不純物濃度が変動すると キャパシタンスCが変化し、リング・オシレータの周波 数が変化する。この周波数の変化によって、バックゲー ト電圧を変化することができる。

【0108】次に、図18の半導体装置の製造方法につ いて説明する。 図20、図21は、図18の半導体装置 20

20に示したように、MISFETトランジスタを形成 する領域に、例えば隣接する領域に、MISFETトラ ンジスタとは別のバックゲート11bを形成する。次 に、ゲート工程と同じ工程で、例えば、シリコン酸化膜 からなるゲート絶縁膜5bおよび、n型ポリシリコンか らなるゲート電極6bを作成し、これがMISキャパシ タを形成する。これは、MISFET1のゲート形成工 程と同時に形成しても良い(図20)。

【0109】次に、MISキャパシタのゲート電極近傍 半導体層が十分空乏化すればよい。従って、電極領域1 10 にn・型とp・型の半導体領域を形成する。具体的には、 n型MISFET、p型MISFETのソース・ドレイ ン領域7の形成のためのイオン注入に際して、MISキ ャパシタ領域にはそれぞれ片側ずつイオン注入すればよ い(図21)。

> 【0110】C-V法を用いた不純物濃度測定として は、pn接合により求める手法もある。図22は、pn 接合により不純物濃度を測定するためのダミー素子を設 けた半導体装置を例示する概略断面図である。すなわ ち、FET1と素子分離領域12を介して隣接するダミ 一領域4aの表面層に、n+型シリコン領域14を形成 する。このようにして形成したpn接合を用いて、C-V法により不純物濃度を測定し、本発明を実現するのに 必要なバックゲート電圧を決定することができる。ここ で、ダミー領域4aに絶縁膜3を介して対向するバック ゲート11 cには、十分大きな負の電圧VG2aを印加し て、絶縁膜3に接した表面の電子状態を蓄積状態にす る。

【0111】図23は、図22のダミー素子を含めた回 路9d、10bの具体例を表す概略回路図である。図2 3の回路における容量Cは図22の電極6bで測定され 30 る容量である。 図22に示したようなダミー領域のpn 接合ダイオードのダイオードキャパシタンスは不純物濃 度の変動によって変化する。このように容量Cが変化す るとリング・オシレータの周波数が変化し、バックゲー ト電圧Vg2にフィードバックすることができる。ここ で、容量Cが小さい場合にはポンプ周波数が上昇してV G2が上昇する。もちろん、pn接合ではなく、例えばシ ョットキー接合を用いていもよい。

【0112】次に、本発明の第5の具体例について説明 【0107】図19は、回路9c、10bの具体例を表 40 する。図24は、本発明の第5の具体例に係わる半導体 装置の概略断面図である。本実施形態においては、同一 基板上に、2つ以上の異なるしきい値を有する完全空乏 化トランジスタを設け、それぞれのトランジスタのしき い値が、膜厚バラツキに対してしきい値感度が最小で、 かつ設定したしきい値となるようにする。

【0113】なお、図24に示した具体例では、説明の 便宜上、チャネル領域4の膜厚や不純物濃度が異なる2 つの完全空乏化トランジスタが並列している場合を示し たが、絶縁体基板3上に形成されていればよく、必ずし の要部製造工程を表す概略工程断面図である。まず、図 50 も、同図に示した方向に隣接する必要はない。また、図

24において、図1と同一部分には、同一符号を付し て、その詳しい説明は省略する。

【0114】本実施例は、同一基板上に少なくとも2つ の異なるしきい値を有する完全空乏化トランジスタ1 A、1Bを備えている。具体的に説明すると、例えばシ リコンからなる支持基板2上のシリコン酸化膜などの絶 緑膜3の上に、20nm~0.1μm程度の膜厚のSO I層、例えば、膜厚が80nmのチャネル領域4Aと、 60nmのチャネル領域4Bとが形成されている。それ m-3程度の範囲にあり、例えば、それぞれ1×10<sup>17</sup> c m-3と、1.6×10<sup>17</sup>cm-3という異なる不純物濃度 NAA、NABを有する。MISFET1A、1Bを形成す るSOI層と絶縁膜3を介して対向する支持基板2に は、それぞれのMISFETに異なる電位を与えられる バックゲート11A、11Bが形成されている。また、 チャネル領域4A、4Bのそれぞれの不純物濃度に応じ たバックゲート電圧を設定する制御回路9A、9Bが設 けられ、電極11A、11Bに印加する可変電源10 A、10Bが設けられている。

【0115】ここで、図2に関して前述したモデルを用 いて説明すると、図6に例示したように、SOI膜厚の バラツキに対するしきい値感度がほぼ最小で、かつしき い値が設定した値になるチャネル領域4の最適領域すな わち設計値は、しきい値により一義的に決まる。つま り、設定するしきい値が異なると、しきい値のSOI膜 厚バラツキ感度を最小とするための半導体層の最適膜厚 は異なる。

【0116】図6に示した計算結果を用いると、同一基 変動が極小となる完全空乏化トランジスタを形成する 時、チャネル領域4は例えば、それぞれ膜厚80nm、 60nm、不純物濃度1.0×10<sup>17</sup>cm<sup>-3</sup>、1.6× 10<sup>17</sup> c m<sup>-3</sup>で形成する必要があり、膜厚および不純物 濃度を2つトランジスタで同じ値にすることはできな い。すなわち、それぞれのトランジスタのSOI膜厚や 不純物濃度を別々の値に設定することによって、SOI 膜厚のばらつきなどに対してしきい値が変動しにくいト ランジスタを実現することができる。従来のようにSO I 膜厚が同一では、それぞれのトランジスタのしきい値 40 感度を低減することは困難である。

【0117】FET1Aの設定しきい値がFET1Bの 設定しきい値よりも小さい場合には、それぞれのしきい 値感度を極小にするために、同一基板上において、FE T1AのSOI膜厚(tsia)が厚く不純物濃度

(NAA)が低くチャネル領域4Aと、SOI膜厚(t siB)が薄く不純物濃度(NAB)が大きいチャネル領域 4 Bとを形成することが望ましい。

【0118】また、このようにチャネル領域の厚さや不

22

域に独立に電位を設定することができるバックゲート電 極および図示しないダミー素子を設けることが望まし い。すなわち、これらのダミー素子を用いてそれぞれの チャネル領域の不純物濃度や層厚を測定し、その測定結 果をフィードバックして、それぞれのFETに所定のバ ックゲート電圧を印加することにより、それぞれのFE Tのしきい値を所望の値に調節することができる。この ためのダミー素子は、例えば、図9、図15、図18、 或いは図22などに例示したものを用いることができ

ぞれの不純物濃度は、 $1 imes 10^{16}\,\mathrm{c\,m^{-3}} \sim 1 imes 10^{19}\,\mathrm{c}$  10 る。さらに、測定のための回路やバックゲート電圧の印 加回路も、本願明細書において例示した種々のものを用 いることができる。

【0119】さらに、n型MISFETとp型MISF ETを同一基板上に形成する場合にも、本実施例を用い ることができる。 つまり、 図24に示したFET1Aと して、例えば、n型MISFETを用い、FET1Bと して、例えばp型MISFETを用いればよい。通常、 ゲート電極と基板との仕事関数の差やゲート絶縁膜界面 の電荷は、n型MISFETとp型MISFETで異な 20 るため、そのフラットバンド電圧の絶対値 | VrB | も異 なる。このため、たとえ同じしきい値を設定しても、n 型MISFETとp型MISFETのそれぞれに対し、 SOI膜厚変動に対するしきい値感度を最小にするため のSOI膜厚も異なる。すなわち、図24に例示したよ うに、それぞれのトランジスタFET1AおよびFET 1Bで最適なSOI膜厚を用いることで、しきい値感度 を小さく保つことができる。

【0120】次に、図24の半導体装置の製造方法につ いて説明する。図25は、図24の半導体装置の要部製 板上にしきい値が0.1Vと0.2Vの2つのしきい値 30 造工程を表す概略工程断面図である。本構造の形成に際 しては、図25 (a) に示したように、SO I 基板に対 して、リソグラフィとイオン注入によって、バックゲー ト11A、11Bを、それぞれのMISFETに対し別 の電位を与えられるように形成する。 絶縁膜3の上のS OI層をポリッシングやドライエッチング、あるいはウ エットエッチングにより薄膜化し、例えば80 nmの膜 厚で、またホウ素(B)などをイオン注入することによ り、例えば1×10<sup>17</sup> c m<sup>-3</sup>の不純物濃度のSO I 層 4 を形成する。次に、レジストマスク15を形成して、エ ッチングすることにより、例えば、60nmの膜厚から なるチャネル領域4Bを形成する。引き続き、チャネル 領域4Bに、例えばホウ素 (B) をイオン注入して、こ の領域の不純物濃度NABを例えば、1.6×10<sup>17</sup>cm -3とする。

【0121】そして、図示しないゲート工程以降の工程 を行うことにより、同一の基板上に完全空乏化トランジ スタFET1A、FET1Bを形成することができる。 また、それぞれのチャネル領域に対応して、図示しない ダミー素子を適宜形成する。さらに、MISFETを形 純物濃度が異なる複数の領域に対応して、それぞれの領 50 成するSOI層の不純物濃度に応じてバックゲート電圧

成してもよい。

を制御する回路9A、9Bを設け、各々バックゲート1 1A、11Bに印加する可変電源10A、10Bなどを 設置して半導体装置が完成する。

【0122】次に、本発明の第6の具体例について説明 する。

【0123】図26は、本発明の第6の具体例に係わる 半導体装置の概略断面図である。本具体例においては、 薄いSOI層にFET1を形成し、厚いSOI層に不純 物濃度を測定するためのダミー素子を形成することを特 徴とする。

【0124】このダミー素子はpn接合を有し、C-V 法を用いて不純物濃度を測定できるものであり、その構 造及び測定の方法の詳細は、図22に関して前述したも のと同様とすることができる。膜厚の薄いSOI層にp n接合を形成する際には、その接合位置の制御は容易で なく、イオン注入するりん (P) や砒素 (As) の突き 抜けなどによってp型層が失われるおそれがあり、ま た、p型層の空乏層がバックゲート領域まで延びNAを 測定できなくなるおそれがある。これに対して、本具体 例によれば、SOI層の膜厚を厚くした領域でpn接合 20 を設定する制御回路を設ける技術について説明した。こ を形成することができるので、その形成がはるかに容易 となり、p型層の領域が確保できるなどの利点がある。 【0125】その製造工程について概説すると以下の如 くである。まず、例えば膜厚が80mmで不純物濃度が 1×10<sup>17</sup>cm<sup>-3</sup>のp型シリコン層からなるSOI層を 形成する。次に、パターニングとエッチングにより、ト

形成する領域に、ゲート工程以降の工程を行う。

例えば、1.6×10<sup>17</sup> c m<sup>-3</sup>となるようにホウ素

ランジスタを形成する部分のSOI層の膜厚を例えば6 Onmとする。次に、これらのSOI層の不純物濃度が

【0126】次に、図27に示したように、ダミー素子 を形成する領域に例えばリン (P)をイオン注入するこ とによりpn接合を形成する。このイオン注入工程は、 n型MISFETのソース・ドレイン領域7の形成工程 と兼ねることも可能である。ここで、図24や図26に 例示したように膜厚が異なるSOI領域を方法としは、 LOCOS (Local Oxidation of Silicon) 犠牲酸化に よることもできる。図28は、LOCOS犠牲酸化によ SOI領域を形成する技術を説明する工程断面図であ る。この方法においては、まず、SOI層4aの上にシ リコン酸化膜14を形成し、その全面に例えば、シリコ ン窒化膜からなる膜20を堆積する。そして、図28 (a) に示したように、薄膜化したいチャネル領域にお いてシリコン窒化膜20を開口する。そして、開口した 領域のSOI層にイオン注入し、熱処理を施すことによ り所定の不純物濃度とする。

【0127】次に、図28(b)に示したように、開口 した領域のSO I 層の膜厚が所定の厚さに低下するま

で、表面層を熱酸化する。そして、シリコン窒化膜2 O、シリコン酸化膜14を剥離することにより、膜厚が 薄く、所定の不純物濃度を有するSOI領域を形成する ことができる。この後は、図示しないゲート形成工程以 降の工程を実施することにより、半導体装置を完成する ことができる。

【0128】ここでは、SOI層のチャネル部の薄膜化 についてLOCOS犠牲酸化によるリセス構造について 説明した。しかし、この他にも、図29に示すように、 10 チャネル領域のSOI層をリソグラフィとエッチングに より薄膜化するコーンケーブ (concave) 構造により形

【0129】次に、本発明の第7の具体例について説明 する。前述した各具体例では、所望のしきい値を有し且 つプロセスのばらつきによるしきい値の変動を低減する ために、完全空乏化トランジスタを形成する基板と同一 基板上に、不純物濃度またはキャリア濃度を測定する測 定用ダミー素子と、測定用ダミー素子により測定した不 純物濃度またはキャリア濃度に応じてバックゲート電圧 れに対して、本具体例では、あらかじめ測定用ダミー素 子で不純物濃度またはキャリア濃度を測定し、その値を 記憶させた記憶素子を設けた半導体装置を実現する。

【0130】図30は、本具体例に係わる半導体装置の 要部断面図である。また、図31は、本具体例における 各構成要素の関連を説明する機能ブロック図である。同 図においては、前述した各具体例と同一部分には同一記 号を付して、その詳細な説明は省略する。本具体例にお いても、所望のしきい値に対し、しきい値感度が低減さ (B) などをイオン注入する。さらに、MISFETを 30 れるように設定されたSOI膜厚と、不純物濃度または キャリア濃度 (例えば、図6) を有するチャネル領域4 とバックゲート11からなる完全空乏化トランジスタF ET1が設けられている。さらに、本具体例において は、バックゲート11に印加するバックゲート電圧を設 定するための、不純物濃度またはキャリア濃度の情報を 記憶する記憶素子を有する。この記憶素子は、例えば、 ポリシリコンやアモルファスシリコンやアルミニウム (A1)や銅(Cu)、あるいは白金シリサイド(Pt Si) やチタンシリサイド (TiSi) などからなる配 るリセス (Recess) 構造を用いることにより膜厚の薄い 40 線層で形成されたヒューズF1、F2、F3を有するこ とを特徴とする。

> 【0131】図32~34は、図30の半導体装置の製 造工程を説明するための断面図である。すなわち、本具 体例においても、図32に示したように、製造工程の途 中では測定用ダミー素子を設ける。このダミー素子は、 図9に示したように、SO I 層の抵抗率々から不純物濃 度またはキャリア濃度を測定するものである。

【0132】次に、図33に示したように、測定用ダミ ー素子を用いて、チャネル領域4の不純物濃度またはキ 50 ャリア濃度を測定する。そして、この測定値に基づい

て、所望のしきい値に要するバックゲート電圧を決定 し、記憶素子に記憶する。すなわち、ヒューズを切断し て、必要なバックゲート電圧を作成する。ここで、測定 用ダミー素子はFET1のそれぞれについて形成されて いる必要は必ずしもない。例えば、共通するしきい値を 有する複数のFETについて1つの測定用ダミー素子を 形成することにより、素子面積を減らすことができる。 さらに具体的には、複数のFETが形成された集積回路 を有する半導体装置について1つの測定用ダミー素子を 形成されるウェーハについて 1つの測定用ダミー素子を 設けても良い。さらに、これらのウェーハが複数枚バッ チ処理される場合に、ウェーハ間のばらつきが小さけれ ば、いずれかのウェーハのみに測定用ダミー素子を設け ても良い。

【0133】一旦、チャネル領域4の不純物濃度または キャリア濃度が測定され、図6に示したような関係に基 づいて必要なバックゲート電圧が決定されると、測定用 ダミー素子は不要となる。そこで、図34に示すよう に、チップ化するための例えば、ダイシング工程におい 20 て、FET1と測定用ダミー素子とを分離することがで きる。

【0134】本具体例によれば、不純物濃度またはキャ リア濃度を測定するための回路を最終的に得られるチッ プ上に形成する必要がなく、はるかに小さなサイズの記 **憶素子に記憶させればよい。よって、高集積化およびチ** ップ面積の縮小を図ることができる。また、不純物濃度 またはキャリア濃度測定回路が不要となるために、より 低消費電力化を図ることもできる。

【0135】ここで、チャネル領域の不純物濃度または 30 キャリア濃度の測定は、図32に示した測定用ダミー素 子に限らず、前述した各具体例にて説明したいずれの手 法も同様に用いることができる。

【0136】また、本具体例は、図24に例示したよう な複数の異なるFETが形成されてなる半導体装置につ いても適用することができる。すなわち、チャネル領域 の層厚や不純物濃度などが異なる複数の種類のMISF ETが形成されている場合に、それぞれの種類のFET 毎に記憶素子を設けることにより、ダミー素子の測定結 することができる。

【0137】次に、本具体例で使用するバイアス回路の 具体的な構成を例示する。

【0138】図35~図40は、本具体例で用いること ができる記憶素子を含んだバイアス回路の構成例を表

【0139】図35は、チャネル領域4の不純物濃度ま たはキャリア濃度のばらつく範囲をあらかじめ予測し、 それぞれの予測値に対応した最適なバックゲート電圧

26

応じて記憶素子のヒューズを切断する例である。

【0140】図6のSOI膜厚と不純物濃度との関係の グラフを用いて具体的に説明する。まず、所望のしきい 値を0.2Vとし、不純物濃度が例えば、1.2×10 17 c m<sup>-3</sup>~1.8×10<sup>17</sup> c m<sup>-3</sup>までの範囲内でばらつ くとする。この時、バックゲート電圧の供給電源として 例えば、VG1、VG2、VG3として-1、O、1 Vを設け ておく。次に、ダミー素子を用いてチャネル領域4の不 純物濃度の測定を行い、その測定値が1.2×10<sup>17</sup>c 設けても良く、または、このような半導体装置が複数個  $10~m^{-3}\sim 1$  . 4 imes 1  $0^{17}$  c  $m^{-3}$ の時は、記憶素子のF1 を 非切断とし、F2とF3を切断することによりバックゲ ート電圧としてVg1=-1Vを印加する。また、測定値 が1.4×10<sup>17</sup>cm<sup>-3</sup>~1.6×10<sup>17</sup>cm<sup>-3</sup>の時 は、F2を非切断とし、F1とF3を切断することによ りバックゲート電圧としてVg2=OVを印加する。さら に、測定値が1.6×10<sup>17</sup>cm<sup>-3</sup>~1.8×10<sup>17</sup>c m-3の時は、F3を非切断とし、F1とF2を切断する ことによりバックゲート電圧としてVG3=1Vを印加す るようにヒューズを各々切断する。このようにすれば、 測定値に基づいて、所望の範囲内のバックゲート電圧を 印加することが可能となり、所望のしきい値に近いしき い値を得ることができる。

【0141】図36は、図35の電源VG1~VG3を、昇 降圧回路に置き換えた例である。このようにすれば、従 来から用いられている電源電圧を基にして適宜、所定の バックゲート電圧に昇圧または降圧することができる点 で便利である。

【0142】図37は、例えば、電源電圧であるVcc= 3VからVss=0Vまでの、Vcc~Vssの電圧範囲内で 適宜分圧して、バックゲート電圧として用いる例であ る。例えば抵抗Rからなる抵抗器を直列に接続し、それ ぞれの端子にて電圧が抽出できるようにヒューズを配線 する。そして、バックゲート電圧印加の際には、例えば ヒューズF2を非切断、F1、F3を切断することで2 /3Vcc、またF3を非切断、F1、F2を切断するこ とで1/3 Vcc、そして例えば全てのヒューズを非切断 することでVccの電圧をバックゲートに印加することが できる。図37では抵抗器を3つ設けたが、複数個であ ればよく、より多くの抵抗器を設ければ、より細かく分 果をフィードバックして最適なバックゲート電圧を印加 40 圧されることになり、所望のしきい値に近い値を得るこ とができる。また電圧の範囲は、Vcc~Vssの範囲に限 らず、昇降圧回路を用いることで範囲を変えることも可

> 【0143】図38は、図37の変形例であり、2つの 抵抗器と1つのヒューズとからなるセルをn個用いるこ とで、例えばVcc~Vssまでの電圧の範囲を分割するこ とができる回路例である。

【0144】また、図37のように、抵抗器の出力を直 接基板バイアスノードに加える他に、図39に示したよ を、例えば $V_{G1}$ 、 $V_{G2}$ 、 $V_{G3}$ 、と設けておいて、必要に 50 うに、制御入力によって出力電圧が変化する可変電源に

27

抵抗器出力を接続してもよい。このようにすることによ り、抵抗器に流す電流を小さくしても大きな基板バイア ス出力電流が得られるという利点がある。

【0145】さらに図40のように、複数のチャージポ ンプ回路を縦続接続し、基板バイアス電圧を記憶素子の ヒューズF1~F3の状態によって切り替えるようにし ても良い。ここでトランジスタのしきい値をVtとする と、F1、F2、F3が非切断の時、基板バイアス電源 出力の開放電圧は-3 Vcc+4 Vt、F1、F2非切 断、F3切断の時、-2Vcc+4Vt、F1非切断、F 2、F3切断の時-Vcc+4Vtの出力を得ることがで きる。

【0146】本具体例において用いる記憶素子として は、上述したようなヒューズを切断する方法の他にも、 例えば、浮遊ゲート電極に電荷を蓄積する方法や、強誘 電体を分極させて記憶させる方法、さらには、金属また はシリサイドにはさまれた薄い半導体または絶縁体の絶 縁破壊によって記憶させる方法、いわゆるアンチヒュー ズを用いてもよい。

【0147】以上、具体例を例示しつつ本発明の実施の 20 形態について説明した。しかし、本発明は、上述した各 具体例に限定されるものではない。

【0148】例えば、絶縁膜の形成法としては、熱酸化 による酸化膜形成法や、30keV程度の低加速エネル ギーで酸素を注入した酸化膜を形成する方法としてもよ いし、シリコン酸化膜を堆積する方法や、シリコン窒化 膜を堆積する方法、またはこれらを組み合わせた方法で もよい。また、シリコンをシリコン酸化膜やシリコン窒 化膜に変換するこれら以外の方法、例えば酸素イオンを を酸化する方法を用いてもかまわない。また、これらの 絶縁膜に、シリコン窒化膜その他タンタル酸化膜、チタ ン酸化膜、チタン酸ストロンチウムやチタン酸バリウ ム、チタン酸ジルコニウム鉛などの強誘電体膜、常誘電 体膜の単層膜またはそれらの複合膜を用いることもでき

【0149】また、上述した具体例においては特に言及 していないが、素子分離としては、トレンチ分離の素子 分離や、LOCOS素子分離膜や、リセス型(Recesse d) LOCOSや改良LOCOS法やフィールドシール ド分離を用いても良いし、これらを組み合わせてもよ 61.

【0150】さらに、上述した各具体例では、SOI層 としてp型Siを用いたが、代わりにn型SiやGaA s、InPを用いても良い。また、n型MISFETで はなくp型MISFETに適用してもよく、その場合、 上述の実施例のn型をp型、p型をn型と読み替え、さ らに、ドーピング不純物種のAs、P、SbなどをI n、Bなどのいずれかと読み替え、イオン注入の場合に もAs、P、SbをIn、B、BF2 のいずれかと読み 50 型MISFETの所望のしきい値に応じたSOI膜厚で

替えればよい。

【0151】さらに、ゲート電極は、多結晶シリコン以 外の単結晶シリコン、ポーラス(多孔質)シリコン、ア モルファスシリコン、SiGe混晶、SiC混晶、Ga As、W、Ta、Ti、Hf、Co、Pt、Pdの金属 あるいはシリサイドを用いることもできる。さらに、こ れらの積層構造としても良い。

【0152】その他、本発明の趣旨を逸脱しない範囲で 種々に変形して実施することができる。

10 [0153]

【発明の効果】本発明は、以上説明した形態で実施さ れ、以下に説明する効果を奏する。

【0154】まず、本発明によれば、完全空乏化トラン ジスタで問題となるSOI膜厚や不純物濃度のバラツキ に対するしきい値感度をほぼ最小に保ったままで、かつ しきい値を所望の値にすることが可能である。

【0155】また、本発明によれば、例えば集積回路を 形成した場合に、不純物濃度のばらつきを補正し、従来 例よりもSOI膜厚ばらつきに対するしきい値感度が小 さいので、より、特性が均一な素子を集積できる。

【0156】一方、MOS論理回路では、トランジスタ のしきい値が高くなると、電流駆動能力が落ち遅延時間 が長くなる一方、しきい値が低くなると、off時のサ ブスレッショルドリーク電流が大きくなる。よって、本 発明によれば、より遅延時間や消費電力のばらつきを小 さく保つことができる。

【0157】また、遅延時間はしきい値Vthに対し、電 源電圧をVDDとして (VDD-Vth)-α (αは1以上の 正の数)に比例する。よって、遅延時間をVthのばらつ 堆積したシリコンに注入する方法や、堆積したシリコン 30 き分だけ低下させることができ、より遅延時間が同じで も低電圧動作させることができる。よって、低電圧動作 させることによって、より例えばゲート絶縁膜の電源電 圧に対する信頼性を向上させ、ゲート充放電の消費電力 を小さくすることができる。

> 【0158】また、本発明によれば、LOCOS犠牲酸 化によるリセスゲート構造を形成した場合においても、 所望のしきい値でSOI膜厚のばらつきに対してしきい 値感度が最小となるようなSOI 膜厚を設定することに より、このSOI膜厚付近でのしきい値の変動が最小化 40 されるため、所望のしきい値を得ることができる。

【0159】また、ペアトランジスタ間のしきい値のば らつきをより抑えられるので、例えばカレントミラー回 路や交差結合型センスアンプをより精度よく対称に実現 することができ、より電流源の精度やセンスアンプの感 度を増大することができる。さらに、本発明によれば、 2つ以上のしきい値を持つMISFETを集積した半導 体回路に対し、SOI膜厚ばらつきに対するしきい値感 度をそれぞれの素子に対して極小とすることができる。 これはCMOS回路においても、n型MISFET、p

形成された完全空乏化MISFETでは、それぞれのM ISFETにおいて、SOI膜厚バラツキに起因するし きい値感度は最小になる。これは従来の単一なSOI膜 厚を有するFD-SOIMISFETでは困難である。 よって、複数のしきい値を有するトランジスタやCMO S回路を用いた論理回路において、SOI膜厚がばらつ いても、各々所望のしきい値で、しきい値感度をほぼ最 小に保つことができる。また、本発明によれば、不純物 濃度に応じたバックゲート電圧制御回路はhalf-V 一基板上に形成することも可能である。

【0160】また、本発明においてMISFETを形成 する半導体層の不純物濃度を抵抗を測定することから求 める手法は、キャパシタンスの容量を測定する手法によ り低電圧で行うことができ、そしてゲート酸化膜耐圧に よる印加電圧の限界に問題はないという利点を有する。 一方、キャパシタンスの容量測定より不純物濃度を求め る手法では、抵抗測定による手法より感度が高く、消費 電力を小さくすることが可能であるという利点を有す る、

【0161】さらに、本発明のダミー素子の製造に際し ては、MISFETに用いるゲートをそのまま用いるこ ともできるため、従来の半導体装置の工程数で同一基板 上に不純物濃度測定のためのダミー素子を形成すること ができる。

【0162】また、本発明によれば、薄いSOI膜厚か らなる半導体層の不純物濃度測定のためのダミー素子 を、厚いSOI膜厚からなる半導体層領域に形成するこ とにより、ダミー素子のpn接合形成のための膜厚マー ジンを確保することができる。そして、例えば、p型半 30 導体層にイオン注入によりn型層を形成しpn接合領域 を形成するとき、n型MISFETにおけるソース・ド レイン電極領域形成のイオン注入と同時に行うことで、 リソグラフィー工程を現状のままで、pn接合領域を形 成することが可能である。

【0163】以上説明したように、本発明によれば、完 全空乏化トランジスタを有する半導体装置において、S ○Ⅰ膜厚や不純物濃度のばらつきに対するしきい値感度 をほぼ最小に保ったままで、しきい値を所望する値にす ることができ、産業上のメリットは多大である。

#### 【図面の簡単な説明】

【図1】本発明の第1の具体例に係わる半導体装置を表 す要部断面図である。

【図2】本発明者の計算により得られた完全空乏化FE TのSOI層としきい値との関係を表すグラフ図であ

【図3】式(2)~(5)により、チャネル領域4の不 純物濃度Na=1×10<sup>17</sup> c m<sup>-3</sup>、SOI膜厚tsi=6 Onm、Φns1 =-1V、Qox1 =Qox2=0の場合に ついて計算したバックゲート電圧に対するしきい値の関 50 【図25】図24の半導体装置の要部製造工程を表す概

30 係を表したグラフである。

【図4】チャネル領域4の不純物濃度を1×10<sup>17</sup>cm -3としたときの、式(2)~(5)の古典論モデルを用 いて計算したしきい値のチャネル領域4のSOI膜厚の 依存性を示したグラフである。

【図5】表面量子化補正を説明するためのバンド図であ る。

【図6】図2と同一のFETのモデルにおいて、図2で しきい値が極小となるチャネル領域4のSOI膜厚tsi da回路や、基板バイアス回路を応用することにより、同 10 と印加するバックゲート電圧VG2とを、チャネル領域4 の不純物濃度Naに対して示したグラフである。

> 【図7】LOCOS犠牲酸化などの方法により形成され たリセス (Recess) ゲート構造を有するMISFETを 表す断面図である。

> 【図8】 LOCOS 犠牲酸化法によるリセス型ゲート構 造の製造工程を表す概略工程断面図である。

> 【図9】本発明の半導体装置の第2の具体例を表す概略 断面図である。

【図10】half-Vdd回路を用いた実施例を表す概 20 略回路図である。

【図11】基板バイアス回路による実施例を表す概略回 路図である。

【図12】図9の半導体装置の要部製造工程を表す工程 断面図である。

【図13】図9の半導体装置の要部製造工程を表す工程 断面図である。

【図14】図9の半導体装置の要部製造工程を表す工程 断面図である。

【図15】本発明の半導体装置の第3の具体例を表す概 略断面図である。

【図16】図15の半導体装置の要部製造工程を表す概 略工程断面図である。

【図17】図15の半導体装置の要部製造工程を表す概 略工程断面図である。

【図18】本発明の半導体装置の第4の具体例を表す概 略断面図である。

【図19】回路9c、10bの具体例を表す概略回路図 である。

【図20】図18の半導体装置の要部製造工程を表す概 40 略工程断面図である。

【図21】図18の半導体装置の要部製造工程を表す概 略工程断面図である。

【図22】pn接合により不純物濃度を測定するための ダミー素子を設けた半導体装置を例示する概略断面図で ある。

【図23】図22のダミー素子を含めた回路9d、10 bの具体例を表す概略回路図である。

【図24】本発明の第5の具体例に係わる半導体装置の 概略断面図である。

略工程断面図である。

【図26】本発明の第6の具体例に係わる半導体装置の 概略断面図である。

【図27】リン(P)をイオン注入する工程を表す概略 断面図である。

【図28】LOCOS犠牲酸化によるリセス (Recess) 構造を用いることにより膜厚の薄いSOI領域を形成す る技術を説明する工程断面図である。

【図29】コーンケーブ (concave) 構造を表す機略断面図である。

【図30】第7具体例に係わる半導体装置の要部断面図である。

【図31】第7具体例における各構成要素の関連を説明 する機能ブロック図である。

【図32】図30の半導体装置の製造工程を説明するための断面図である。

【図33】図30の半導体装置の製造工程を説明するための断面図である。

【図34】図30の半導体装置の製造工程を説明するための断面図である。

【図35】第7具体例で用いることができる記憶素子を 含んだバイアス回路の構成例を表す。

【図36】第7具体例で用いることができる記憶素子を 含んだバイアス回路の構成例を表す。

【図37】第7具体例で用いることができる記憶素子を

含んだバイアス回路の構成例を表す。

【図38】第7具体例で用いることができる記憶素子を 含んだバイアス回路の構成例を表す。

32


【図39】第7具体例で用いることができる記憶素子を 含んだバイアス回路の構成例を表す。

【図40】第7具体例で用いることができる記憶素子を 含んだバイアス回路の構成例を表す。

#### 【符号の説明】


- 1 完全空乏化トランジスタ
- 10 2 導電性支持基板
  - 3 絶縁膜
  - 4 チャネル領域
  - 5 ゲート絶縁膜
  - 6 ゲート電極
  - 7 ソース・ドレイン電極
  - 8,14 絶縁膜
  - 9 制御回路
  - 10 可変電源(電圧制御電圧源)
  - 11 バックゲート
- 20 12 素子分離領域
  - 13 半導体層領域
  - 15 レジスト
  - 18 電極
  - 19 メタルプラグ
  - F1~F3 ヒューズ

【図1】




【図2】


【図3】




【図4】




【図5】




【図6】





【図7】







[図12]
15
5a
4b










【図15】






【図17】







【図21】




【図22】




【図24】



【図25】




【図26】




FET1a

8a
5a
12
14a
6a
12
7
8
6a
14a
15i
11a
3
11


【図28】




【図29】




【図30】



【図32】



【図33】



【図34】

